衍生时钟时序问题
时间：10-02
整理：3721RD
点击：
如图：寄存器1输出的衍生时钟为：clk_core_tmp，那么时序分析的时候，是不是应给是pad_cpu_clk和clk_fifo_w两个寄存器之间分析。可是为什么时序报告中是clk_core_tmp呢?请高手回答。。
clk_core_tmp是pad_cpu_clk的生成时钟，属于同源时钟，而pad_cpu_clk是master，也可以说是同一个时钟域的。
意思就是这种路径正常?是吧
正常的
好的，谢谢！