• · Astro能自己通过跳线法修改天线效应吗？12-31
• · ICC后期DRC, LVS, ANTENNA等问题的处理12-31
• · write_netlist时，保存出来的网表会带有ideal_net或者dont touch属性么？12-31
• · 将两个器件绑在一起的命令是什么？（Encounter/EDI）12-31
• · AAE delay calculation12-31
• · 《CMOS集成电路后端设计与实战》困惑12-31
• · calibre提取spice网标多finger问题请教12-31
• · 什么叫做tie_high，tie_low pins12-31
• · PT是不是无法读取带层次的网表12-31
• · EDI如何创建多边形的Floorplan？12-31
• · 有Liberty NCX tool和可用的license么12-31
• · Cadence EDI14.1(已解决)12-31
• · 关于可靠性的仿真12-31
• · 求助：EDI 12 license破解方法12-31
• · pin 不在track 上，请问有什么，命令自动on trcak12-31
• · dc综合后端口名字加_BAR后缀12-31
• · 网表中 assign 会导致什么问题 ？12-31
• · 请教各位大神，怎么把netlist中的某个module变成black box？12-31
• · 请问Encounter加EndCap时只能是R0方向吗12-31
• · 怎么去消除route之后的glitch12-31
• · 已解决--set_max_delay,set_min_delay具体如何使用12-31
• · 在redhat64位操作系统上安装DC(design compiler)的问题12-31
• · 个人教训分享啊12-31
• · 请教下routing blockage的问题12-31
• · 跪求大神，怎样用PT去trace clock tree的架构啊12-31