• · 我在用vhdl语言写测试文件时，对测试文件进行编译出现的是类似下面的代码，不知道什么意思11-16
• · FPGA如何做静态时序分析11-16
• · 怎么给vhdl的testbench指导文件？11-16
• · 关于使用DS18B20的一些问题11-16
• · 求助，FPGA fifo深度不够怎么办？11-16
• · 哪位大神有FPGA的RS编码器的源程序呀11-16
• · 有做过RS编码的吗？有个问题请教11-16
• · 群里有没有学 ZedBoard开发板的，这个怎么学啊？11-16
• · 测试文件和.v程序的时间不一致怎么弄11-16
• · 新手求助一下电路图元件是自己定义的吗？11-16
• · xilinx dds IP核输出能不能改为无符号数11-16
• · 关于ISE调用ROM IP核并初始化的问题？11-16
• · 用Verilog点亮一个灯，为什么不能实现11-16
• · 第一章 软件介绍及安装---1. Quartus II11-16
• · CPLD/FPGA是什么？11-16
• · 社区之星——持之以恒：FPGA工程师对行业新人的经验分享11-16
• · 社区之星——天道酬勤：资深FPGA工程师成长故事11-16
• · 关于通过PlanAhead修改管教约束但是ucf文件修改不成功的问题，来个大神解答。11-16
• · 警告-- Removed fan-out from the always-disabled I/O buffer 是什么意思11-16
• · TOSHIBA TCD2901D CCD驱动代码11-16
• · 礼品收到11-16
• · cyclone iv的最小系统需要复位设计吗？11-16
• · 哪位大侠有红芯电子RCQ208_V3的例程详解？11-16
• · 没有积分啊郁闷没有积分啊郁闷11-16
• · altera和Xilinx的板子哪个适合新手11-16