微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎么给vhdl的testbench指导文件?

怎么给vhdl的testbench指导文件?

时间:10-02 整理:3721RD 点击:
想问下,quartus在综合的时候可以设置显示错误吗,因为很多时候quartus综合通过以后调用modelsim就好提示testbench出错。
还有就是谁能给个vhdl的testbench指导文件

http://wenku.baidu.com/link?url= ... 0RWBiZuRR4WEwb7dOLy   参考下这个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top