微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA如何做静态时序分析

FPGA如何做静态时序分析

时间:10-02 整理:3721RD 点击:
最近开始看timequest相关的资料,感觉很头疼。大家有这方面的资料吗,或者有什么好的方法可以分享一下吗?
谢谢。

可以在右上角的资料下载查询看看

好好好好好好

这本书《Xilinx FPGA开发实用教程(第2版)(配光盘)(EDA工程技术丛书》中的第5章时序分析
5.1时序分析的作用和原理
5.1.1时序分析的作用
5.1.2静态时序分析原理
5.1.3时序分析的基础知识
5.2Xilinx FPGA中的时钟资源
5.2.1全局时钟资源
5.2.2第二全局时钟资源
5.3ISE时序分析器
5.3.1时序分析器的特点
5.3.2时序分析器的文件类型
5.3.3时序分析器的调用与用户界面
5.3.4提高时序性能的手段

好好憨厚好

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top