微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,FPGA fifo深度不够怎么办?

求助,FPGA fifo深度不够怎么办?

时间:10-02 整理:3721RD 点击:
图像压缩之后的数据存入fifo,然后经过nrf2401发送。
但是由于图片尺寸比较大,导致fifo深度不够,受限于FPGA芯片尺寸的限制,fifo深度不能再选大了。求指导

纯支持,等大神解答

不能及时取出数据吗?

多个fifo可行么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top