微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 测试文件和.v程序的时间不一致怎么弄

测试文件和.v程序的时间不一致怎么弄

时间:10-02 整理:3721RD 点击:
我的.v文件的时间为几十秒,但是在编写测试代码时,设置的时间范围只能为us级别的,这个怎么调节呀?

我也不太懂,可以谷歌一下

你现在解决了吗?指教一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top