• · FPGA输出引脚全为高电平11-16
• · 不能计数能复位，复位后计数值直接就变成20h不计数11-16
• · 求助。。。课程设计想做个计算器。。。但ps2口的键盘驱动模块不会做！11-16
• · linux系统SD卡读写问题11-16
• · 初学者一个程序问题11-16
• · IP核rom调用问题11-16
• · 想学一门与fpga联系比较近的软件开发，求老司机带路11-16
• · verilog中的阻塞和非阻塞11-16
• · 状态机在FPGA中的应用？11-16
• · 自制xilinx下载线。cannot find cable，check cable setup11-16
• · 有关夏宇闻的RISC_CPU设计遇到的问题11-16
• · 关于学习开发板外接编码器的问题11-16
• · 时序警告，新手求问约束的问题11-16
• · ISE中，调用FIFO IP核遇到的问题？11-16
• · 为什么我的板子会出现这个问题，求大神们给个建议！11-16
• · Xilinx FPGA的JTAG配置方式和PROM配置方式的问题11-16
• · 一段verilog程序，大家帮看一下 那里错了11-16
• · 看了特权同学的uart通信代码，发现没有奇偶校验位呀11-16
• · 全国电设FPGA11-16
• · 请问虚拟串口的工作原理及解决方案11-16
• · 关于电力电子的资料11-16
• · 需要一个人兼职FPGA开发，通信方面产品。11-16
• · Verilog hdl程序11-16
• · CPLD数码管的简单问题（verilogHDL）？11-16
• · verilog HDL程序问题，高手指点一下11-16