• · 如何在technology map viewer 查看违规的时序路径？11-16
• · Xilinx FPGA入门连载10：Modelsim仿真验证11-16
• · 求明德扬某一个章视频11-16
• · 请教在ISE自带的ISIM中怎么让数据显示成模拟波形.11-16
• · defparam 的用法11-16
• · 用Rom比较两个4bit无符号数，怎么实现？ROM宽度和深度怎么计算？11-16
• · 基于CPLD的电机辅助控制，求大神帮忙解决11-16
• · 配置好了PLL，但没有输出11-16
• · 3-8译码器进行仿真设置问题11-16
• · 关于FPGA综合的问题11-16
• · 谁有QuartusII 12.0软件资源，非常感谢！11-16
• · 贴片元件的封装焊盘放在哪一层？在PCB板中又放在哪层？11-16
• · ISE14.7编译时不能Map了是怎么回事？11-16
• · FPGA 的JTAG不能烧写11-16
• · PLL时钟进行时序约束后的相位问题11-16
• · 用Verilog语言怎么写一个60进制的计数器然后显示在数码管上11-16
• · quartus2 10 编译总是显示"Int Divide By Zero"错误11-16
• · 大家来讨论一下这样一个简单的局部搜索算法11-16
• · 关于CYCLOINE IV功耗和下载的问题11-16
• · 如何在数码管上显示十进制的数据11-16
• · 求助NIOS2 DMA 内存到UART的问题11-16
• · 频率信号解调（FM信号解调）11-16
• · Spartan-6可以通过JTA?G识别，但是却下载不了程序！11-16
• · xilinx ise14.4 license文件 14.7也可以使用11-16
• · 芯航线FPGA学习套件众筹回报已发放完毕，特公布运单号11-16