微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何在technology map viewer 查看违规的时序路径?

如何在technology map viewer 查看违规的时序路径?

时间:10-02 整理:3721RD 点击:
请问如何在technology map viewer 查看违规的时序路径

建议你看看这个http://wenku.baidu.com/link?url= ... SNiZ_RGEr8l_Eb6QX2a

你好,里面没有我要的内容,我要的正是知道如何打开文章里展示的那个路径图,我自己尝试的结果是只显示了两个寄存器,但没显示他们之间的结构

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top