微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 3-8译码器进行仿真设置问题

3-8译码器进行仿真设置问题

时间:10-02 整理:3721RD 点击:

在应用QuartusII12.0进行3-8译码器进行仿真设置时,会出现图中添加文件名字,请问添加的文件需要什么格式?顺便问一声谁有Quartus12.0的实验教程,给分享一下,先谢谢了。

首先,你需要写testbench代码,可以是.v或者.vh文件,然后把该文件添加进去。Quartus 是不会自带testbench 代码文件的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top