微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有关有Quartusii9.0仿真3-8译码器的!

有关有Quartusii9.0仿真3-8译码器的!

时间:10-02 整理:3721RD 点击:

问题就是仿真的结果Y怎么只有两个值,且这两个值的时间间隔不一样,我其实是按照下面这个链接所提供的方法做的, 怎么得不到理想的结果!http://wenku.baidu.com/view/094c74195f0e7cd18425366e.html?pn=50&nu_token=227b646766646661236e62795e716979bf4a

自己做的


标准的


正确代码


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top