• · westor fpga设计指导原则中关于兵乓操作的疑问11-26
• · 使用SDRAM构建SXGA显存的问题11-26
• · 为找工作做准备11-26
• · modelsim系统任务问题11-26
• · Modelsim如何没有图形化界面11-26
• · 使用synplify如何综合带有core generator生成IP的工程？11-26
• · 欢迎与Xilinx一道参加EETimes FPGA虚拟盛会11-26
• · 对于这样的时序图，仿真器怎么采样值是什么？11-26
• · virsim 使用11-26
• · 有知道这家公司情况的介绍介绍哦！11-26
• · 请问altera 里 有类似 chipscope 的东西么？11-26
• · 请教一个xilinx Vertix-4 FPGA 连接DDR2 内存条的问题11-26
• · 关于FPGA实现PCI initiator的问题11-26
• · 请教一个modelsim的问题11-26
• · DC综合时序不闭合，怎么办，直接修改.v代码吗？11-26
• · 灌水这么久，第一次看到数字前端比模拟版发帖量大！11-26
• · 中星微还是阿朗~~~~~11-26
• · 请教一个问题，老鸟们请指教。11-26
• · 综合中出现的警告11-26
• · FPGA内部乘法器执行时间？11-26
• · 大家讨论下可维可测吧？有哪些推荐的手段11-26
• · synmplify如何综合RAM核？11-26
• · 现在还有数字设计使用全定制设计方法吗？11-26
• · 没有FPGA目标板怎么试验？11-26
• · verilog 中敏感列表的三个信号沿11-26