• · 请问ISE中UCF的写法11-26
• · 2个语法问题11-26
• · 视频无损压缩传输11-26
• · 求助啊，谁会扰频器电路verilog code？帮帮忙11-26
• · verilog请教：在信号I的下降沿得到一个010的脉冲怎么实现？11-26
• · 求中文版Principles of Asynchronous Circuit Design - A Systems Perspective11-26
• · 一个基础问题11-26
• · 关于信号上升沿的检测，，没有头绪11-26
• · 求助一小程序11-26
• · synopsys VCS6.1 安装问题求助11-26
• · 求助如何使用modelsim进行时序仿！11-26
• · dc中多时钟的处理方法？11-26
• · 如何去除系统默认的伪时钟11-26
• · Deisgn Compiler has not been enabled的解决问题11-26
• · 哪里可以查到altera的FPGA/CPLD的报价？11-26
• · ntohs等函数在SDK的使用11-26
• · Register File 和SRAM有什么区别？11-26
• · 关于夏雨闻练习11简单卷积器里面的ad转换器11-26
• · 为什么代码实现不了11-26
• · 定时约束11-26
• · 咨询一下：dc的compile和compile_ultra的区别是什么11-26
• · 串口通信专辑11-26
• · modelsim疑问11-26
• · Sign off STA11-26
• · FPGA I/O与外部器件接口的延时问题11-26