• · Quartus II中powerplay Power Analyzer报告11-26
• · 一个时钟上升沿报错，以前从来没遇到过11-26
• · low power design的模拟环境11-26
• · 求PLSI1032E的中文资料11-26
• · vcs中对vpi的支持11-26
• · perl脚本求助—全文大小写替换。11-26
• · 乘法器里的4：2压缩器原理哪位知道？11-26
• · 开发工具和软/硬件环境的区别？11-26
• · 关于在matlab中使用system generator时出现的警告11-26
• · FPGA通信的问题11-26
• · 数字前端和数字后端是什么概念？11-26
• · FPGA to ASIC11-26
• · 请教inout IO怎么控制输入输出11-26
• · 请教:输入输出寄存的问题11-26
• · PLL的输入输出时钟需要再约束么？11-26
• · RTL是什么东东？11-26
• · 国内数字IC最牛的是哪几家公司11-26
• · 时钟周期为个位数us，想计时1秒钟除了用计数器还有其他方法吗11-26
• · 绝对有挑战的问题！11-26
• · 请教，在时钟的上升沿，怎样判断一个脉冲的上升沿？11-26
• · 上海IC企业倒闭？ 回暖了吗？ 新人如何走啊？11-26
• · 关于ASIC中的RAM11-26
• · DC 综合出来电路震荡了。11-26
• · 常用行业软件License设置方法(转载)11-26
• · 请教当fifo输入输出带宽不相等时应该怎样处理？11-26