low power design的模拟环境

各位大大好
因为开始要着手low power design的方面

小弟想请问一下
仅仅使用verilog似乎无法达到low power的要求(如power gating的技术等)
那么有什么其它的tool或是模拟软件能够用来帮助low power的设计呢
谢谢

在整个流程中都要处理的

飘过，同问

好东西，要顶！