微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 综合中出现的警告

综合中出现的警告

时间:10-02 整理:3721RD 点击:
我在综合中经常遇到以下的提示:大家说说是怎么回事?

RE: 综合中出现的警告
内容就是截图中的警告

是不是自己写代码的风格太烂的缘故?

不要打击人家嘛,
这是较基本的告警,如果你目前只做仿真,可以暂时不管,
有些信号用了但没赋值,有了赋值了但没有使用,都会被 综合器干掉。

我斯菜鸟入门,露个抓先

这个一般不影响功能,可以不关心~

定义了信号,但是没有用到
有些用了,但是没有赋过值

有的信号定义了没有用到造成的告警,这种告警无关紧要,综合器会将其进行处理的。

可以暂时忽略这种出错警告

多谢楼上各位

检查一下每个信号
有的赋值而没有使用
有的使用而没有赋值
信号太多的话,可能会忘记赋值或者使用

2# houjibin 等你代码写熟练了就不会再出这种结果饿

这种警告直接忽略了。

不一定和你风格有关系,有可能是模块复用时发生的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top