微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 使用synplify如何综合带有core generator生成IP的工程?

使用synplify如何综合带有core generator生成IP的工程?

时间:10-02 整理:3721RD 点击:
我用synplify综合一个带有ISE IP核的工程,添加属性使其为黑盒子,在synplify中查看时已经成功综合为了黑盒子,如附图所示。

然而当我用生成的edf文件放到ISE中去implementation时却报错:
ERROR:Xst:2369 - Empty project file "E:\design\core\c3\xin\cpu\cpu.prj"
我已将core generator生成的.xaw和.xco文件都添加进了ISE的工程中,这是怎么回事呢?

关注中。

关注中,,,,,,,,,,,,,,,,,

你加一下edf文件试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top