• · 请问Cadence做数模混仿时，SpectreVerilog cannot support 64 bit？01-17
• · Cadence ADE XL仿真,如何设置仿真结果路径？01-17
• · 大家有时间来说说这个常见基准的环路情况啊01-17
• · transient 仿真加noise之后完全惊呆了。01-17
• · 求大佬分析一下，这个采样的进来的电压为多少01-17
• · 采样保持电路测gainboost 放大器整体噪声01-17
• · ADC 仿真问题01-17
• · 教你如何直观推导两级ota的次主极点的位置——from JoyShockely01-17
• · fractional-N frequency synthesizer的sigma delta为什么不用参考信号做时钟？01-17
• · 各位版友有没有在40nm下做高速sar ADC 的01-17
• · sigma_delta ADC对OTA的增益、带宽、摆率的具体要求01-17
• · 求问关于接收机转换为的数字信号到底是怎么处理的01-17
• · 冗余SAR ADC输出码怎么转换成二进制权重数字码01-17
• · 全差分运放中的SR仿真波形不稳定是什么原因呢01-17
• · 使运算放大器工作在饱和区的宽长比怎么调，比如下面这个简单的放大器01-17
• · 关于salicide Poly resistor01-17
• · LDO振荡问题求助！01-17
• · bandgap的零电流状态、启动电路01-17
• · 求助Regulator的环路频率补偿01-17
• · 装jazz工艺库求助01-17
• · 除了Class-G amplifier外，还有什么机制是来提高efficiency的？01-17
• · 寻PA的设计资料01-17
• · pipelined ADC失业了吗01-17
• · 求教：cadence原理图中，统计器件个数有没有简便的方法或者技巧？01-17
• · 增益自举运放01-17