sigma_delta ADC对OTA的增益、带宽、摆率的具体要求

在做一款sigma_delta ADC，希望有效位数达到16bits。看了一些博士论文，都会讲到OTA的增益、带宽、摆率这三个指标对ADC有效位数的影响，但基本上都是定性分析，有人做过定量分析吗?比如电源电压范围是2.5V到4.5V，检测信号带宽为100Hz，ADC的有效位数希望达到16bits，要求OTA的增益、带宽、摆率分别是多少?

增益和精度以及环路结构相关
带宽摆率和fs以及精度相关，Ts内要建立好N+1位的精度

帮忙顶··

比如我精度16bit，有的博士论文上讲运放的增益至少为20lg（2^16）=96dB，有的却讲运放增益大于60dB对精度就几乎没有影响了。对这个问题，我自己也设计了几个增益不同的OTA，发现增益对精度的影响确实很小。至于带宽，运放的GBW(单位增益带宽)肯定要大于fs（采样频率），有的论文讲GBW=1.5fs~3.5fs。
至于摆率，我个人认为是在Ts（一个采样周期）内，积分器能够完成电荷转移就够了。
您说的“Ts内要建立好N+1位的精度”该怎么理解，能再详细解释一下吗?

xxfxfxff