微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请问Cadence做数模混仿时,SpectreVerilog cannot support 64 bit?

请问Cadence做数模混仿时,SpectreVerilog cannot support 64 bit?

时间:10-02 整理:3721RD 点击:
请教了。
1. 请问Cadence做数模混仿时,SpectreVerilog,数字、模拟部分分别通过哪些软件运行的呢?
2. Erorr: SpectreVerilog cannot support 64bit. 报错如上,请问是哪部分软件版本不兼容64位呢,是太老了么?
3. 我尝试修改了bashrc文件,CDS_HOME_32bit=ALL, 在64位的小红帽系统下启动,希望解决问题2,但遇到报错:dlopen failed to open 'libdl.so'
请问有没有遇到过类似问题的同行,该怎么解决?谢了

spectreVerilog和模拟部分应该是用spectre仿真的,数字部分是用NC-verilog仿真的。剩下的问题我不知道,因为我用的是单位的服务器,都设置好了。反正AMS是有分32bit和64bit的。

1.candence下主要有两个数模混仿平台,SpectreVerilog和AMS,网上很多教程,搜一下就好。
2,3问题解答不了,抱歉

.cshrc 文件里设定setenv CDS_AUTO_64BIT "spectre"//默认64位启动spectre,在ADE里选spectreVerilog做仿真内核。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top