LDO振荡问题求助！
Vref是没问题的，可以通过PIN外接电压，振荡还是存在，FIB做的只剩下一个环路了,AMP+BUFF+PMOS+反馈。现在没思路了，求助大神！
ESR电阻大小的改变也没影响
尝试着改改东西测试呗输入电容 输出电容ESR大小 ILOAD等等看看哪些情况下振荡哪些情况下不振
改变ESR也没变化的
测试结果就好像给负载电容充放电（空载或轻载），加大负载电流（3mA以上）至少在示波器上看不到振荡，但是分析振荡依然存在，只是由于负载电流增大，无法观察到这种充放过冲
改变芯片供电电源看看，我们以前一个客户的产品用外部LDO给芯片供电，结果芯片内部的LDO输出也是振荡，后来找了很久发现芯片的电源也有振荡，因为他用的外围LDO有问题，改了就好了。
从芯片来看，估计还是在设计时预留的闭环相位裕度不够。流片的芯片很多参数都会和MODEL有点偏差，15%的不良率这个比率还比较高。你把你的电路带着外围CAP和ESR models在各个CORNER下再RUN一下。
谢谢，电源也考虑过，当时弄了一个很大的RC，让电源缓慢上升，结果还是振荡的。外部环境只有输入电容，负载电容。改变负载电容也没用，开始怀疑ESR有问题，人为的去改变ESR大小，也只能影响到频率问题，现在没一点点思路了。corner各个极限情况都仿真过，唉！
谢谢，电源也考虑过，用了很大的RC，让电源缓慢上升，上升到工作电压后还是振荡了
corner都仿真着看过，测试能想到的都去尝试着改变让其不要振荡，但是除了加大负载电流，加热，其他改变ESR，Cout,这些都没有用
什么叫至少在示波器上看不到振荡，但是分析振荡依然存在?
因为改变负载电容，只能改变振荡频率，就好像给负载电容充放电一样，这是在空载的情况下。当有负载电流（3mA以上）的时候，相当于给了输出一个强下拉，就不存在给负载电容充放电的过程了，但是分析认为功率管栅端的振荡依然存在
自己多想想以下问题：
高温和低温对你电路影响最多的是什麽?
究竟是环路不稳定还是其他原因引起的震荡?
如果是环路震荡，同等条件下高温仿真环路GBW是多少?
一般topology可能在轻载时出现不稳定会多些，负载重时R较小，由输出电容引起的pole会向外挪，稳定性可能稍好。 不过主要取决于你环路的零极点怎样放…… 做LDO的精髓是什么，要时常问下自己
可以通过PIN外接电压
空载下的PM GM是多少?