那位大侠能提供一个LDO的拓扑给我吧

在一块芯片里面要用到一个LDO，电源电压在2.6～5V，其中在4～5V范围内要求能够提供大于20mA的电流，在4V以下能够提供1mA的电流，外部接10uA的电容和一个0.1uF电容，10uF电容ESR在0.1～5欧姆左右，当然有可以不考虑ESR的电路更好。静态电流不要大于10uA。带宽数10K左右。
以前没有做个，现在设计了几天，频率太难控制了。
要考虑增益，又要考虑带宽，还要考虑ESR，输出负载也会带来致命的影响。
如果不能提供拓扑，请给我提提建议吧。
看了几篇paper，如mora的，T.Mok的都感觉不是很适用。

这个指标应该不难多看论文吧，谁也没傻到乱丢IP的地步

LDO 输出精度要求不高的话，可以牺牲些增益吧。

这个指标很容易吧

You said that it is difficult to control the frequency. What is the frequency? What is it for?