• · 求助关于PAD的选择12-11
• · 网表仿真“setup Timing violation”不算错，为什么？12-11
• · 如何在仿真是确定DAC的性能？12-11
• · 请问一下CADENCE问题12-11
• · 关于verilog，请高人指点！12-11
• · 关于逻辑门搭建的问题12-11
• · MediaTek/Tsinghua workshop in 10/1112-11
• · VCS带的DVE和VirSim哪个好用？12-11
• · 问cadence里做cell block的问题12-11
• · 问一个版图设计时候的方向问题12-11
• · 组合逻辑和时序逻辑工作速度比较12-11
• · 问接收机系统的问题12-11
• · 工业级和商业级温度芯片设计上有什么差异？12-11
• · esd放电通道的金属宽度12-11
• · 请教gm-c滤波器pll 频率调节的问题。谢谢12-11
• · 输出20mA得电流需要多个pad加多根bondwire么12-11
• · 有了SPICE MODEL,怎么估计BETA？12-11
• · 关于MIM Capacitor12-11
• · 哪所国外大学的IC设计最强12-11
• · 请教一下cadence怎么添加tech lib？12-11
• · 请问各位，捷智半导体这个公司如何呀12-11
• · Re: 为什么我pss仿分频器相位噪声时老是insufficient memory av12-11
• · 请问国内哪儿能做倒装焊？ 12-11
• · 画W和L都很大的管子怎么画？12-11
• · 请教Cadence中Layout问题12-11