网表仿真“setup Timing violation”不算错，为什么？
时间：12-11
整理：3721RD
点击：
做网表仿真，用Cadence ncverilog，PL netlist，带sdf；
Logfile里有近万个类似下面的 setuphold timing 错：
－－－－－－－－－－－－－－－－－－－－－－－－－－－
Warning! Timing violation
$setuphold<setup>( posedge CP:11881084048900 FS, negedge D:11881083940 PS, 0.38 : 380 PS, 0.09 : 90 PS );
File: /xxx/xxx_SDFPRQX3.V, line = 162
Scope: testbench.xxx.sync1_reg
Time: 11881084048900 FS
－－－－－－－－－－－－－－－－－－－－－－－－－－－
我问其它同事，都说这是正常的，不用管。
请问大侠为什么说这些timing violation是正常的？谢谢！
Logfile里有近万个类似下面的 setuphold timing 错：
－－－－－－－－－－－－－－－－－－－－－－－－－－－
Warning! Timing violation
$setuphold<setup>( posedge CP:11881084048900 FS, negedge D:11881083940 PS, 0.38 : 380 PS, 0.09 : 90 PS );
File: /xxx/xxx_SDFPRQX3.V, line = 162
Scope: testbench.xxx.sync1_reg
Time: 11881084048900 FS
－－－－－－－－－－－－－－－－－－－－－－－－－－－
我问其它同事，都说这是正常的，不用管。
请问大侠为什么说这些timing violation是正常的？谢谢！
你同事为什么不告诉你呢，从这个寄存器的命名sync1_reg来看，这个register是用来做两个不同时钟域的同步的，不可避免会有一些时序的不满足，但不影响下一级寄存器的时序，所以可以不用管，如果是同一时钟域有这类的时序不满足是需要管的
我猜楼主的同事也没有注意到这是一条false path