如何在仿真是确定DAC的性能？

作了一个10bit的DAC，仿真时看monotonic是好的，但是如何确定这个dac能够达到10bit的精度呢？看了一些资料说在仿真时不用检测INL和DNL，那还有其他什么方法？

对于dac如何作sndr&enob?
输入怎样的digital code呢？
然后把输出用matlab程序进行分析？

加理想的digital sin波，就是sin函数经过采样频率无限大的理想adc后的输出

digital sin 波可以用ADC的beheavior model 生成，也可以自己写个script生成。
出来的数据可以直接在hspice里面做FFT，FFT的结果可以写个script处理一下就有SNDR/SFDR.需要注意的是输入波要是整数个波，FFT才不会有频谱泄漏。
没有考虑device mismatch的仿真可以用来确定full-swing voltage, offset error，比较理想的SNDR/SFDR/INL/DNL
考虑model mismatch的话，需要根据foundry提供的device mismath 参数对model参数做monte carlo 分析，还是测这些参数SNDR/SFDR/INL/DNL。因为管子很多，不可能每个都随机变动参数做monte carlo，一般只做worst case情况。worst case情况估计不同设计者也会有不同考虑，可能需要参考工艺的特性。
另外已经有人做过这样的工作，而且从数学上得出了总的mismatch和管子尺寸的关系。只要按这个数学模型设计管子尺寸应该差不多了。
设计过，没流过片，仅供参考。