画W和L都很大的管子怎么画？

大家一般怎么做得，给点提示吧

TSMC.18支持20um的
个人感觉做大管子dammy非常必要
.55

我仿真过，series的管子和单管还是差很多的，如果对Id要求高的话不建议series
.55

多个管子g公用，sd串联的当电流镜用的时候（也就是饱和状态下）跟L大的管子
是完全等效的么？感觉好像有可能会有管子不饱和
就是L的管子串n个，宽就等效为nL，w不变，并n个，L不变，w变成nW

我得工艺是csmc的0。6
可以画这么大的管子么？

理论上可以这么理解，也有这么用的，而且很多
但是串联的管子和大栅长的单管比Id要小一点，二次击穿要晚一些
因为管子饱和时Vds不是很大，串联的管子都能够工作在饱和状态
.55

.6的工艺没用过，感觉老工艺应该管子模型做的都不错了
你可以拿模型仿一下，还是很说明问题的
.55

谢谢，也就是说如果工艺支持就可以直接画大的管子，否则也可以用串联的
代替下。。。

ok。。。
我就是直接拿这么的大wl放真的，但是不知道算出来的结果有没有意义的，可能那个时候已经不太准了

不大，直接画，一般工艺一百u以内都没问题，上千u可以用sries的方法
我原来流过40u的L，感觉model还行

就按普通得管子,弄个叉指,L不管直接画成那么宽?
我的0.6um工艺

开始我也很郁闷，因为大L很少用，问谁谁不知，后来看很多paper里貌似都是直接画，也没有用trapezoidal结构，就试着流了个小的reference，感觉还可以，跟model比较接近
你看下最近jssc09的那篇voltage reference，它的面积是0.045mm2,长大概是250u，每个transistor的L也有二三十u了

还有一种方法是把L画成弓字形，做intrinsic accuracy current steering DAC的时候，补偿工艺mismatch通常用很大L（大到100u左右）的管子做电流元，可以参考paper
”A 14-bit Instrinsic Accuracy Q2 Random Walk CMOS DAC“

那我也试试把。。。反正我做得也不是什么复杂的电路，就一个大管子而已。。。