• · 安装完IC610之后画原理图时调出来的器件全部都是黄色的12-30
• · 版图lvs12-30
• · 菜鸟请教csmc 的cdl文件导入错误12-30
• · 总有人喜欢用多子少子解释guard ring12-30
• · 为什么ESD电压测试有时需要同时过三种模式？12-30
• · virtuoso 怎么自动放置器件/布局布线12-30
• · 新手小提问，请大神们赐教12-30
• · 求助！版图转工艺的烦恼，通孔如何用skill程序缩小？12-30
• · 大虾们来晒晒自己的芯片floorplan和tapeout经验吧~12-30
• · 请教：如何让最新打开的layout cellview显示在最前并呈激活状态？12-30
• · 关于layout xl中移动版图的问题12-30
• · 可以看出金属密度的确切值12-30
• · 请教ADC版图问题12-30
• · lvs 疑惑12-30
• · 各位大触老爷，因为毕设要写PLL的版图设计，需要一个完整的PLL原理图。快找吐血了...12-30
• · 想询问一下用calibre 和assura 做lvs,drc有什么区别12-30
• · 版图职业生涯规划12-30
• · LVS时，为何提的pip cap的参数与版图实际画的总有差别呢？12-30
• · 版图设计中的几个疑问。12-30
• · 关于layout的小白问题12-30
• · pdk是指什么？还有tf文件？12-30
• · 求问Cadence后仿pex抽取后怎么查看一个模块的中间节点信号？12-30
• · 提取版图中长度超过某一数值的连线（包括高频信号）12-30
• · 新找到一个版图方面不错的网站，可以去看看12-30
• · 设计进行迁移的问题请教12-30