微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 版图lvs

版图lvs

时间:10-02 整理:3721RD 点击:
大家好!
tsmc18,做top层版图的lvs的时候,有多个sub,例如sub1,sub2,是否需要屏蔽其中一个,若需要,怎么屏蔽?
非常感谢解惑!

不是有一个层次来区分各个SUB

不是有一个层次来区分不同的SUB吗?每个工艺的不同你可以看看PDF

PSUB2将其中一个sub域框起来

看看你的LVS runset file中怎么描述

谢谢!弄好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top