• · reset信号是否可以设置为false_path？12-31
• · Prime Time中进行STA 时，analysis_coverage低的问题12-31
• · 随路时钟如何平衡时钟12-31
• · DC保存网表时，出现如下警告，是否可以忽略12-31
• · 以下情况是否需要create_genarated_clock，求解疑12-31
• · 请教如何产生qrc tech file12-31
• · set_min_delay如何用来产生inverter chain12-31
• · DC综合时create_generated_clock时pins问题12-31
• · 在PR的过程中，应该什么时候加spare cell？12-31
• · warning，提示can‘t read link library12-31
• · encounter drc violation有什么解决办法12-31
• · 怎么从.lib中看switch cell 可以承受多大电流？ 求解12-31
• · 求： 如何在pt_shell中产生timing window file.12-31
• · 在做整个chip的STA时，读入各block的spef，发现各block的接口处延迟计算会变大12-31
• · 上电复位por复位时间一般多长比较合适？12-31
• · 两个Function Clock 通过同一个MUX sdc 要如何设定12-31
• · memory internal power优化12-31
• · 我安装的pt能成功启动，但是不能使用nWave.12-31
• · 添加welltap cell的作用12-31
• · master clock 和 generated clock 之间的cts12-31
• · APR后的.v用v2lvs命令生成.cdl .sp进行lvs 出现的疑问12-31
• · ICC导出网表net名和显示的不一致求解12-31
• · 关于decap_cell的作用12-31
• · 后端面试--每日一题（041）12-31
• · Encounter导出GDS再导入icfb(Virtuoso) Pin的属性怎么改变了？12-31