set_min_delay如何用来产生inverter chain

图片是我想用DC产生的inverterchain，我在verilog代码中，将DFF的Q端连到了SN端，综合后，找到了对应的wire，希望可以用set_min_delay的方法来增加延时从而产生inverter chain，但是set之后compile_ultra -incremental,并没有效果。
请问set_min_delay应该如何正确使用?

补充一下，我在set_min_delay之后有report_timing -delay min有violation

又是一次自己挖坑自己填。
UserGuide才是找答案的最好地方。
在tcl里加了一句：compile -only_hold_time
后面又出现了Maxcap的问题，也是乱翻UG找到了解决办法。
请包容一个新手入门时候的尴尬😂

学习了