在PR的过程中，应该什么时候加spare cell？

我们的做法是spare cell直接由前端设计人员在RTL中加好，并一起综合得到网表给到后端PR。因为spare cell主要用于功能改版，前端设计人员更加清楚自己的设计，哪些存在bug可能性大，哪些功能将来可能需要改进，按需加入合适类型和数量的cell。如果由后端来加spare cell，似乎没有太大依据，只能根据面积凭感觉加。
我主要是做前端设计和综合的，懂一点后端而已，说错了请谅解，哈哈

没啥用，不加。
真要加，也是用ECO Kit

place之后加，会在整个数字区域加的比较均匀。

有些迷惑，在placement后，std cell 都放完了，再去加spare cell，还怎么保持均匀呢?应该在placement之前加吧?是不是我考虑错了

我太不懂前端诶，我想，既然前端知道哪个地方会有问题，为什么不改好之后再交给后端呢?还是有些bug,前端人也是无法提前预知的?只是在后端实现时，才会发现这类bug?

spare cell用于wafer out之后发现bug的改版，使用预留的cell，改金属层。

清楚了，但是我做项目还有一个疑问，为什么ICC试图去走长的net,这样就能减少via的数量?就算net拐了很多弯，也是可以的啊，也不用via啊，net拐弯越多?用的via越多?不理解

spare cell就是为了以后做ECO预留的，有时候流片出去mask层已经给foundry了，当测试人员测试到有bug，这个时候就可以用到spare cell了，mask层不动，只动金属层。