• · functional sdc和test sdc都是怎么得到的？12-30
• · encounter中sign-off的timing analysis需不需要做啊？12-30
• · encounter如何Edit12-30
• · 请教ERA（Early Rail Analysis）的问题12-30
• · dc08支持verilog2001语法不？12-30
• · 请教timing loop指的是什么，怎么处理啊？12-30
• · ICC的Multi mode CTS12-30
• · 用encounter布局布线后， 会不会导致形式验证不过？12-30
• · 问一下blockage的问题12-30
• · 请问ASTRO中MACRO布局问题12-30
• · 在encounter中的cell blockage 是什么12-30
• · debussy与nlint是干什么用的？12-30
• · PT里面怎么去观测一组bus的timing12-30
• · 用ICC的时候，在做placement的时候报错12-30
• · 时序优化12-30
• · formality black-box help12-30
• · 如何控制calibre晶体管级网表提取的复杂度12-30
• · 电流大小计算12-30
• · input delay和output delay的最大、最小值依据什么设置？12-30
• · encounter8.1 how can extractRC藕合电容12-30
• · 后端公司 问题12-30
• · astro高手救急！12-30
• · 请问下CADENCE用CALIBRE进行LVS的问题12-30
• · 请问 Prime time 中cell的下面这些属性是在哪个地方定义的？12-30
• · 关于使用ECO的问题以及mem的约束12-30