微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 用ICC的时候,在做placement的时候报错

用ICC的时候,在做placement的时候报错

时间:10-02 整理:3721RD 点击:
在floorplan之后,在命令行输入place_opt,然后就报以下的错误。
Layer 'METAL8' is missing the 'capacitance' attribute.
Warning: Layer 'METAL8' is missing the optional 'edge capacitance' attribute
在建立design library的时候使用的是SMIC的8层的technology file,里面确实没有edge capacitance这个东西。但是在做Synopsys自己提供的ICC lab时候,他整个设计也使用的technlogy file里也没有edge capacitance这个东西。请问一下各位这是怎么回事呢?

这种信息是Warning,而不是Error吧。
建议可以Skip过这种东西,继续往后跑。

第一句话是error,没把这个单词复制出来。这步无法忽略

iCC一定要设 tluplus file,否则没法做timing driven flow
不像astro, 没有tluplus也行的

但是现在手上没有TLUP或者ITF的东西,请问一下,这种东西可以在网上可以找到么?是SMIC的库。求救啊

为何不找SMIC要呢

Astro 可以不用tluplus的啊,

但是SMIC18 有tluplus的,问fab要,

主要现在在学习ICC,所以问SMIC要估计不会给

主要现在在学习ICC,所以问SMIC要估计不会给
ICC又没看见可以转格式的东西。所以就用Astro转了

建议可以直接去附近的集成电路产业化基地,那里有免费的单元库可以copy,但貌似工艺尺寸都比较大

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top