微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教ERA(Early Rail Analysis)的问题

请教ERA(Early Rail Analysis)的问题

时间:10-02 整理:3721RD 点击:
在FloorPlan之后操作如下:
Aanlysis Method:Static
Analysis Type: Net based
Nets: VDDvoltage:0.9limit:0.8bias:0.9
Power Data:Calculate Static Power
Pad Location File:VDD.pp
Apply
为何Rail Display显示的全是绿色的?调整哪个值才能像教材上的那样分层显示?
做这个工作之前verifyGeometry的时候,PLL的几个小模块附近有DRC vio。而且verifyPowerVia的时候,也是在PLL的几个小模块附近有vio,这应该和这几个小模块上的blockage有关系,在merge GDS的时候应该可以解决,而且也不应该影响IR Drop的结果吧

have u definedpower/ground output location ? (p/g source )

VDD.pp,pad location file就是你说的那个文件

绿色不就是良好嘛
小编想看到多种颜色分层的话,把region调小一点

static current从哪获取?

静态分析的话应该有switching_activity吧?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top