• · 关于formality读lib为blackbox的问题12-30
• · 怎样指定DC只用某几个cell综合电路12-30
• · 关于DRC错误的一个问题12-30
• · lef文件问题12-30
• · 关于encounter中E3V的padring的问题12-30
• · ICC能否用于建立版图单元库？12-30
• · generated clock 继承属性问题，版主请进12-30
• · encounter优化delay掉单元的问题12-30
• · synopsys工具dft问题，关于D9这种错误，急！12-30
• · encounter端口值为0，verify Geometry 报错怎么修改？12-30
• · 求助关于cdl文件 提取为电路原理图问题~~12-30
• · 一半出IO pad， 一半出pin和其他gds连接的floorplan怎么样做啊？12-30
• · encounter跑完之后的文件再在modelsim中后仿都需哪些文件12-30
• · HOLD cell12-30
• · 后仿真中的延迟信息从哪儿来12-30
• · 我用DC综合后仿真不正确，求指点！12-30
• · 关于IP核altlvds字节对齐的问题12-30
• · DFT Compiler程序异常退出12-30
• · 导入def文件时候，选项ref.library names 里面怎么填 啊12-30
• · insert_std_filler metal1短路 以及 DRC错误12-30
• · astro CTS 问题！请教达人，在线等待！12-30
• · DFT关于IP核12-30
• · EDI914 route 有很多open12-30
• · dc 中-spg 是什么作用？12-30
• · 综合的setup 时序问题（已解决）12-30