• · 求助，set_input_delay在对组合逻辑input信号设置的时候-clock是否需要12-30
• · 寄存器关键路径延时的问题12-30
• · 图形化测试界面12-30
• · 求解----PR后calibre做LVS报所有的标准单元一堆错12-30
• · 关于dft的scan configuration的问题，求大腿12-30
• · 请问，edi中，下图的pad摆放可否实现？12-30
• · 关于set_input_delay在某些情况下的设置问题12-30
• · dft compiler 命令字12-30
• · formality启动error：unsupported platform12-30
• · 问一个encounter中出现的错误12-30
• · PNS后做PNA会报错12-30
• · icc做PNS时Virtual Power/Ground Pads添加原则？12-30
• · 求助，dc或者edi中是否需要设置clock latency12-30
• · gds导出再导入后，发现其他版图无法显示管子等的版图12-30
• · 这样改drc的错误怎样改？12-30
• · calibre做lvs时对ambiguity point的resolved问题12-30
• · 后端面试--每日一题（045）12-30
• · ICC做 P&R需要iadd进去的spare cell在库的哪里找到？12-30
• · 一直以来有个疑问： 关于ICC内建timing引擎与StarRCXT(或SOCE与FireIce)12-30
• · STA：IO PAD输出pin的transition总是很大，几百ns？12-30
• · 关于后端CTS时transition的设置12-30
• · 如何确定power ring宽度的最大值12-30
• · ICC做place_opt报错12-30
• · ICC层次化设计中关于feedthrough的问题12-30
• · ICC中read_sdc与source sdc的区别？12-30