关于后端CTS时transition的设置

CTS时transition设置过小会导致时钟树上添加的buffer过多，导致设计面积过大，且时钟树功耗过大；若设置过大则会导致短路功耗增大！对于transition的设置不知有何经验之谈?
譬如对于2M的时钟CTS时transition该设为多少呢?

记得在《高速电路设计》这本书里有看到一个参考公式
时钟频率 = 0.5 / 上升沿的transition

##################
回头看了一下，公式记错了,是
转折频率 = 0.5 / 上升沿的transition

那对于2M的时钟就是0.25的transition，似乎太小了点。

……这个频率也太低了吧。

这里的transition是指的是10%~90%的时间

恩，昨天在数字电路物理设计那本书上看到说是不能超过时钟周期的10%，不过我比较担心transition设置过大是不是会导致时序上的紊乱。

还是等高手出来解释一下吧……

一般是不超过时钟周期的10%，这个就是经验值，我想具体还得看工艺吧！
话说你2M时钟也太低了，10%肯定不行的，0.18工艺的话10%%吧。

transiton设置偏大不会对时序造成什么影响吧！这个我比较担心。

transition偏大当然会对时序产生影响啊……

看单元的lib就可以知道了，
二维查找表里就有一个transition的因子，还有一个就是负载

transition的大小是根据逻辑库中的定义大小来的，不同工艺的逻辑库不同，max—transition大小就不同

10%应该属于一个正常值。

xiexie

Trans 設緊對面積造成的影響較顯著,
算是一種trade off,
另外一提, Trans快的一個好處的是較為省電.

要么你多做几次CTS,选个总power最小的.