关于IP核altlvds字节对齐的问题

我要实现的就是把AD芯片进来的串行数据变成并行的，从AD出来的除了串行数据外还有一个dco(时钟信号),这个时钟是双边沿取数的，也就是说我的串行数据速率是434M，这个时钟只有217M。另外还有一个fr信号，它是一个帧同步信号，它的上升下降沿对应的串行数据位都是最高位，也就是从最高位开始对数据并行化，我现在出现的问题就是字节对不齐，我也试过把fr那个信号通入altlvds里面的align字节对齐端口，但是最后 出来的结果还是字节不齐，想问问前辈我这到底是怎么回事呢，谢谢了

我要实现的就是把AD芯片进来的串行数据变成并行的，从AD出来的除了串行数据外还有一个dco(时钟信号),这个时钟是双边沿取数的，也就是说我的串行数据速率是434M，这个时钟只有217M。另外还有一个fr信号，它是一个帧同步信号，它的上升下降沿对应的串行数据位都是最高位，也就是从最高位开始对数据并行化，我现在出现的问题就是字节对不齐，我也试过把fr那个信号通入altlvds里面的align字节对齐端口，但是最后 出来的结果还是字节不齐，想问问前辈我这到底是怎么回事呢，谢谢了

那个FR就是和帧同步的，它的每个时钟延都对应着串行数据的最高位，比如D7D6D5D4D3D2D1，FR的时钟延就对应着D7，但是我串并转换之后FR的时钟延对应着D2，这样子出来的数据就是D2D1D7'D6'D5'D4'D3',这就不对，DDIO也是核吗，其实我现在的问题不是这个双时钟延采样的问题。就是这个字节对不起的问题，它altlvds有一个aligin的端口，好像是字节对齐用的吧，但是我加入这个端口，出来的并行数据完全不知道是按照什么组合方式拼出来的了，不加它的时候起码数据除了字节不对，但是组数的顺序是对的。大神指导下啊。