如何约束输出端口，使他们输出是对齐的

你指的是Timing 上對齊嗎? 設一個 Virtual clock 然後再對 x,y bus 加 set_output_delay -clock {virtual clock} -add_delay 0 就應該會對齊吧.

对， 增加output delay过约束即可

谢谢您的回复

光设一个output delay 应该不行。所谓对齐只能约束到一个timing window里面，所以应该要两条约束 -max 和 -min。-min的值要是negtive， 不知道我的理解对不对