微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微电子和IC设计
>
IC后端设计交流
> DC综合时,设置完input delay后,点了一下输出端口,窗口自动关闭了
DC综合时,设置完input delay后,点了一下输出端口,窗口自动关闭了
时间:10-02
整理:3721RD
点击:
这是在准备DC综合出网表,SDC约束时遇到的
这是什么错误,知道的大神
我也遇到了,是在综合是遇到的,求解啊
2008版的dc,太老了吧
上一篇:
encounter 动态功耗仿真求助
下一篇:
菜鸟求助,关于把一个电路做成DC 和ICC能使用的标准单元
输出端口
点了
关闭了
DC
input
相关文章:
如何约束输出端口,使他们输出是对齐的
请教DC综合的时候如何约定输出端口的负载
输出端口负载和transition time
输出端口pad的选择问题
为什么 Synopsys DC 在 Putty 下无法打开窗口
DCG 与 ICC 的衔接
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
Cadence最新推出了Innovus听说
求助:calibre pex问题!
set_dont_touch和set_dont_to
Cadence IC 617最新版,稳定
innovus中如何用dbGet命令get
求DRC关于metal slot违例解决
接地的逻辑 icc
dct或者icc里的 spg 到底如
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top