怎样指定DC只用某几个cell综合电路
时间:10-02
整理:3721RD
点击:
小弟现在有一个数字电路,已有逻辑表达式。想通过DC实现综合,但是要求只用双输入与非门,双输入或非门,反相器和1位全加器4个cell来实现。如果不加限制,显然DC也会用元件库中其他的门来综合例如xor,求问需要使用怎样的方法或者命令来实现这个要求?
set_dont_use
这个命令说的是:不许用指定的元件?这我得把不用的都写进去?
或者你自己编辑一个lib.只含有你想要的cell信息
先set_dont_use所有的lib
再remove_attribute 这几个lib的dont_use,不就OK了?
我也有这想法,是不是可以把lib.v里边不要的cell删掉,但是把lib.v转成lib?
我只有一个lib,只用这个lib中的几个cell。比如这个lib是a.db
那么应该怎么做?
set_dont_use mylib/*
remove_attribute [list mylib/AND mylib/INV xxxxx] dont_use
太感谢你了!大牛!顺便问下set_dont_use mylib/* 这个/*是做什么的?我问的都太弱智了,汗一个。
禁掉该lib中所有的cell