synopsys工具dft问题，关于D9这种错误，急！

求高手解答
1、代码DC综合后，不change name，直接插扫描链没问题
但出现另一问题，formality验证通不过
2、代码DC综合后，根据命名规则change name，
插扫描链，其中一个模块的有D9错误，整个模块都有问题。
和前端人员一起检查，没看出任何clock问题，其他相同时钟结构的模块全部没问题
这个时候formality是通过的
3、是不是有什么地方冲突了?

may be you should see DC User Guider about "Change_name"

问题已经解决
主要是模块的问题，和change name没有关系，和formality的表现也无关
该模块是单独综合，生成一个.ddc和一个.v文件
芯片综合时导入.v文件，就会出现上述问题
芯片综合时导入.ddc文件，就不会有问题
rtl和gate杂在一起，工具分析scan enable时出问题