• · DC出来的面积和后端出来的面积相差很大12-30
• · Modelsim后仿真的问题12-30
• · Astro从CEL导出FRAM要怎样才能保留重复的端口12-30
• · 现在smic的90nm还有人用吗？12-30
• · （急）请教PTPX异常退出问题12-30
• · 为什么encounter导出来的GDS没有任何PIN？12-30
• · 功能仿真和综合后仿真不一致，差一个时钟周期12-30
• · lvs报错，layout比soure多了几条nets12-30
• · 怎样在PT中抓出所有memory？12-30
• · Power分析中的switching_activity(活性率)相关12-30
• · dc综合时为什么要编译两次12-30
• · 关于create_buffer_tree的问题12-30
• · 为什么我发的帖子和回复的帖子都出现这样的提示12-30
• · 数字版图中有没有阻抗匹配这么一概论啊？12-30
• · 公司裁员了，求工作12-30
• · 请教icc布局布线tluplus问题。12-30
• · calibre做lvs多出很多port12-30
• · encounter的设计可以导入到astro里面吗？12-30
• · ICC自学进程——（2）~~~~求助篇12-30
• · EDA江湖传奇：Cadence对决Avanti12-30
• · 再论set_input_delay12-30
• · ICC怎样hierarchy保存插入的metal filler cell？12-30
• · 弱问：LVS用来v2lvs的verilog netlist是哪来的？12-30
• · bus总线上的max_capacitance违例该如何修？12-30
• · DC时钟创建问题12-30