微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC出来的面积和后端出来的面积相差很大

DC出来的面积和后端出来的面积相差很大

时间:10-02 整理:3721RD 点击:
为什么前端DC出来的模块的面积,和后端encounter的出来的面积相差很大?具体是什么影响的?

dc你用的是啥WLM?PR工具考虑真实物理信息,通常都会增加面积,但如果增长太多就要分析了

WLM是10,但是DC出来的面积是后端出来的几倍。这是怎么回事?

2个面积的具体数值是多少?

10是啥?纯dc我一般用ZWLM

一个模块,DC3000000左右
encounter :519000 um2

为什么你用的zwlm.ZWLM是zero wire loading model吗?DC综合的时候不加wire loading model吗?

DC的报告是看total area 还是看cell area哪位大神可以指点一下 我的DC报告 total area是cell area的10倍左右组要是wire的area很大

应该是cell area相比绞

首先要比较cell area,不能算wire area
其次要看encounter log是否有black box
再看encounter是否把没用的module 优化掉了



dc WLM本来就不准,只是一个参考。如果想在dc阶段考虑负载,不如直接用spg flow

请问encounter把没用的moudle优化掉了在哪里哪一步能看到?

看log file

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top