微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC时钟创建问题

DC时钟创建问题

时间:10-02 整理:3721RD 点击:
我现在有个设计需要过DC,共有两个时钟输入,可以看做是异步时钟,第一个占空比为20%,第二个在第一个时钟为低的时候有数目恒定的上升沿,其他时候都是拉低的。请问该如何创建第二个时钟?请教一下大神们,如果直接加一个独立的时钟或多或少都会对设计有影响,不知道有什么好的解决方法不,谢谢各位!

第一个,create_clock -waveform
第二个,create_generate_clock -edge或者其他的选项

学习了

可以使用generate

create_generate_clock -edge 产生的第二个时钟跟第一个时钟的相位关系固定的,但是小编只是说上升沿的个数固定 相位不一定是固定的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top