微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 弱问:LVS用来v2lvs的verilog netlist是哪来的?

弱问:LVS用来v2lvs的verilog netlist是哪来的?

时间:10-02 整理:3721RD 点击:
P&R export 出来的verilog netlist,还是synthesis出来的verilog netlist?用后者做可以吗?
谢谢。

用的P&R export的netlist做

不能有synthesis出来的verilog netlist做最终的LVS
至于为什么,自己想一下就知道了

感谢大大, 茅塞顿开!

同意3楼

同意啊。

不是这个,做LVS 的要用PR最后save/netlist/ file.v然后用这个.V file 转

明白,谢谢

求怎么转?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top