v2lvs问题

本人目前从ICC中导出个网表，通过v2lvs -v trng.v -o trng.sp -s1 VDD -s0 VSS -s stdcell.cdl 为什么还会报警告，
警告:No module declaration for module DFFSX1 first encountered in module trng。
-s不就是把stdcell.cdl的信息INCLUDE进去了吗? 不太清楚是为什么还是这个警告不需要理会呢?

定一个

-lsp stdcell.cdl

那我-s的时候还需要加stdcell.cdl吗?

我将您这句话加上去之后，lvs确实好了很多。 但是还有线不匹配的问题。我直接将关于filler的都给删除了。

verilog中先删除filler这些单元, 因为在std_cell中是没有filler定义的, 它里面没有管子.类似的还有tap, raw_end等单元

0.0目前我做LVS检查， 报线名对应不上 我这是新手。一般这种情况我需要怎么debug呢? 或者做什么呢? 现在有点迷茫啦。就没见过正确的 一直是incorrect nets是关于一个模块的 它也是stdcell组成的 我看了下我ICC的网表和版图的spICC中的是XCom**而版图的sp没有Com**根本找不到 这是为何啊?

v2lvs的warning可以基本ignore
lvs的问题不是几句话讲得清的，得慢慢积累感觉，

嗯。小编您好，目前要流片了，我没做calibre的LVS只在ICC中做了lvs跟模拟版图老师拼图完毕了。目前才知道需要在calibre中要做从ICC中出来的gds进行lvs报告。 发现问题了。 哎

top 拼起来还会有不少新的问题，建议静下来慢慢做吧， 只有lvs，drc都pass了再流片吧，否则就是浪费钱了