• · encounter时序优化之后出现一个新的block12-30
• · 匹配设计时的梯度效应理解问题12-30
• · pr 如何保证主频，比如说保证主频在100M12-30
• · 请问一个DC生成测试相量问题，做论文用，谢谢12-30
• · 使用DFT compiler时，dft_drc出错12-30
• · 关于EDI91的FPR这个例子12-30
• · setup&hold同时违背的情况12-30
• · DC综合时怎么才能使综合后的.v是分层的呀？12-30
• · .18工艺下实现低功耗有哪些途径啊12-30
• · 急急急~~数字后端做lvs遇到的问题：12-30
• · ICC中 set_clock_sense 命令 求助12-30
• · clock_uncertainty和set_input/output_delay的计算问题12-30
• · io单元的类型，对应的esd电路的类型12-30
• · 如何获得布局布线后的DFF的位置坐标12-30
• · 关于constant net12-30
• · DC综合时钟约束设置问题12-30
• · ECO是什么意思？（已解决）12-30
• · ICC导入DC网表后有一个port连接关系丢失12-30
• · FILLCAP12-30
• · 即将去NVidia面试VLSI Physical Design，跪求指教12-30
• · 关于OpenAccess保存的问题 求助12-30
• · endcap的作用12-30
• · 求DC软件12-30
• · encounter导入文件出现问题12-30
• · 推荐一些Cadence的RTL complier方面的书籍、资料12-30