微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合时怎么才能使综合后的.v是分层的呀?

DC综合时怎么才能使综合后的.v是分层的呀?

时间:10-02 整理:3721RD 点击:
我希望DC综合后,每个子模块的内部是flatten的,到门级,但在顶层module中还能看到对每个子模块的调用。
这个需要如何设置呀?。

可以对每个子模块用compile—ultra.顶层dc是用compile

你man一下ungroup命令,里面可以设置打散层次的吧?

恩,已经解决。多谢楼上各位。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top